PA-RISC - PA-RISC

PA-RISC (HP / PA)
PA-RISC logo.png
Designer Hewlett Packard
Bits 64-bit (32 → 64)
Introduceret 1986 (1996 PA-RISC 2.0)
Version 2.0 (1996)
Design RISIKO
Indkodning Fast
Forgrening Sammenlign og forgren
Endianness Stor
Udvidelser Multimedia Acceleration eXtensions (MAX), MAX-2
Åben Ingen
Registrerer
Generelle formål 32
Flydende punkt 32 64-bit (16 64-bit i PA-RISC 1.0)
HP PA-RISC 7300LC mikroprocessor
HP 9000 C110 PA-RISC- arbejdsstation, der starter Debian GNU / Linux

PA-RISC er en instruktionsarkitektur (ISA) udviklet af Hewlett-Packard . Som navnet antyder, er det en reduceret instruktions sæt computer (RISC) arkitektur, hvor PA står for Precision Architecture . Designet kaldes også HP / PA for Hewlett Packard Precision Architecture .

Arkitekturen blev introduceret den 26. februar 1986, da HP 3000-serien 930 og HP 9000 Model 840- computere blev lanceret med den første implementering, TS1.

PA-RISC er blevet efterfulgt af Itanium (oprindeligt IA-64) ISA, udviklet i fællesskab af HP og Intel . HP stoppede med at sælge PA-RISC-baserede HP 9000-systemer i slutningen af ​​2008, men understøttede servere, der kørte PA-RISC-chips indtil 2013.

Historie

I slutningen af ​​1980'erne byggede HP fire serier af computere, alle baseret på CISC- CPU'er. Én linje var den IBM PC-kompatible Intel i286- baserede Vectra-serie, startet i 1986. Alle andre var ikke Intel- systemer. En af dem var HP Series 300 af Motorola 68000- baserede arbejdsstationer , en anden Serie 200-række tekniske arbejdsstationer baseret på et specialdesignet silicium på safir (SOS) chipdesign, SOS-baseret 16-bit HP 3000 classic-serien og endelig HP 9000 Series 500 minicomputere , baseret på deres egen (16 og 32-bit) FOCUS- mikroprocessor.

Precision Architecture er resultatet af det, der blev kendt inden for Hewlett-Packard som Spectrum- programmet. HP planlagde at bruge Spectrum til at flytte alle deres ikke-pc-kompatible maskiner til en enkelt RISC CPU-familie.

Arbejdet med Precision Architecture på HP Laboratories begyndte i begyndelsen af ​​1982 ved at definere instruktionssættet og det virtuelle hukommelsessystem, og den første TTL- implementering begyndte i april 1983 med simulering af processoren, der fandt sted i 1983, og med en komplet processor leveret til softwareudviklere i Juli 1984. Systemprototyper fulgte, idet der blev produceret "laboratorieprototyper" i 1985 og produktprototyper i 1986.

De første processorer blev introduceret i produkter i løbet af 1986. Det har 32 32-bit helregister og seksten 64-bit-flydende-registre. Antallet af floating-point-registre blev fordoblet i 1.1-versionen til 32, når det blev klart, at 16 var utilstrækkelige og begrænsede præstationer. Arkitekterne omfattede Allen Baum, Hans Jeans, Michael J. Mahon, Ruby Bei-Loh Lee , Russel Kao, Steve Muchnick , Terrence C. Miller, David Fotland og William S. Worley.

Den første implementering var TS1, en centralbehandlingsenhed bygget fra diskrete transistor-transistorlogiske enheder ( 74F TTL ). Senere implementeringer var multi-chip VLSI-design fremstillet i NMOS-processer (NS1 og NS2) og CMOS (CS1 og PCX). De blev først brugt i en ny serie af HP 3000- maskiner i slutningen af ​​1980'erne - 930 og 950, der på det tidspunkt almindeligvis blev kendt som Spectrum-systemer, det navn, de fik i udviklingslaboratorierne. Disse maskiner kørte MPE-XL . De HP 9000 maskiner blev hurtigt opgraderet med PA-RISC-processor så godt, kører HP-UX -version af UNIX .

Andre operativsystemer, der er portet til PA-RISC-arkitekturen, inkluderer Linux , OpenBSD , NetBSD og NeXTSTEP .

Et interessant aspekt af PA-RISC-linjen er, at de fleste af dens generationer ikke har niveau 2- cache . I stedet bruges store niveau 1-cacher, tidligere som separate chips forbundet med en bus og nu integreret on-chip. Kun PA-7100LC og PA-7300LC har L2-caches. En anden innovation af PA-RISC er tilføjelsen af ​​vektorinstruktioner ( SIMD ) i form af MAX , som først blev introduceret på PA-7100LC.

Precision RISC Organization , en branchegruppe ledet af HP, blev grundlagt i 1992 for at fremme PA-RISC-arkitekturen. Medlemmer inkluderet Convex , Hitachi , Hughes Aircraft , Mitsubishi , NEC , OKI , Prime , Stratus , Yokogawa , røde mursten Software , og Allegro Consultants, Inc. .

ISA blev i 1996 udvidet til 64 bit med denne revision med navnet PA-RISC 2.0. PA-RISC 2.0 tilføjede også sammensmeltede multiply-add- instruktioner, som hjælper visse flydende punkt-intensive algoritmer, og MAX-2 SIMD-udvidelsen, som giver instruktioner til at accelerere multimedieapplikationer. Den første PA-RISC 2.0-implementering var PA-8000 , som blev introduceret i januar 1996.

CPU-specifikationer

Model    Marketing navn År Frekvens [MHz] Hukommelsesbus [MB / s] Process [μm] Transistorer [millioner] Dørstørrelse [mm²] Effekt [W] Dcache [kB] Icache [kB] L2-cache [MB] ER EN Bemærkninger
TS-1 ? 1986 8 ? ? - - ? ? ? - 1.0
CS-1 ? 1987 8 ? 1.6 0,164 72,93 1 - 0,25 - 1.0
NS-1 ? 1987 25/30 ? 1.5 0,144 70,56 ? ? ? - 1.0
NS-2 ? 1989 27,5 / 30 ? 1.5 0,183 196 27 512 512 - 1.0
PCX ? 1990 ? ? ? ? ? ? ? ? ? 1.0
PCX-S PA-7000 1991 66 ? 1.0 0,58 201,6 ? 256 256 - 1.1a
PCX-T PA-7100 1992 33-100 ? 0,8 0,85 196 ? 2048 1024 - 1.1b
PCX-T PA-7150 1994 125 ? 0,8 0,85 196 ? 2048 1024 - 1.1b
PCX-T ' PA-7200 1994 120 960 0,55 1.26 210 30 1024 2048 - 1.1c
PCX-L PA-7100LC 1994 60-100 ? 0,75 0,9 201,6 7–11 - 1 2 1.1d
PCX-L2 PA-7300LC 1996 132–180 ? 0,5 9.2 260,1 ? 64 64 0–8 1.1e
PCX-U PA-8000 1996 160-180 960 0,5 3.8 337,68 ? 1024 1024 - 2.0
PCX-U + PA-8200 1997 200-240 960 0,5 3.8 337,68 ? 2048 2048 - 2.0
PCX-W PA-8500 1998 300–440 1920 0,25 140 467 ? 1024 512 - 2.0
PCX-W + PA-8600 2000 360–550 1920 0,25 140 467 ? 1024 512 - 2.0
PCX-W2 PA-8700 (+) 2001 625–875 1920 0,18 186 304 <7.1@1,5 V. 1536 768 - 2.0
Mako PA-8800 2003 800–1000 6400 0,13 300 361 ? 768 / kerne 768 / kerne 0 eller 32 2.0
Shortfin PA-8900 2005 800–1100 6400 0,13 ? ? ? 768 / kerne 768 / kerne 0 eller 64 2.0

Se også

Referencer

eksterne links